PATENT ABSTRACTS OF JAPAN

(11) Publication number: 05029479 A

(43) Date of publication of application: 05.02.93

(51) Int. CI

H01L 21/90 H01L 21/302 H01L 21/3205

(21) Application number: 04000788

(71) Applicant

OKI ELECTRIC IND CO LTD

(22) Date of filing: 07.01.92

(72) Inventor:

MIYAGAWA YASUHARU

(30) Priority:

14.01.91 JP 03 2626


(54) SEMICONDUCTOR DEVICE AND FORMING METHOD OF CONTACT HOLE THEREOF

(57) Abstract:

PURPOSE: To provide a method of being able to form sufficiently a microscopic contact hole, which is required for such а high-integration semiconductor device as a realization is shortly expected, by an exciting 1 line stepper or the like.

CONSTITUTION: In the case a contact hole 6 is formed, a polysilicon film 3 is deposited on a silicon oxide film 2 and thereafter, a resist pattern 4 having a hole part of a diameter larger than a targeted contact hole diameter is formed, the above polysilicon film 3 exposed in the hole part of said pattern is etched in a tapered form using the pattern 4 as a mask and the above film 2 is etched using the polysilicon film 3 as a mask to form the contact hale 6. The diameter of the microscopic contact hole 6 is formed into a diameter of 0.5 µm or shorter.

COPYRIGHT: (C)1993, JPO& Japin



(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平5-29479

(43)公開日 平成5年(1993)2月5日


(51) Int. C1. 5 H01L 21/90 21/302 21/3205	С	庁内整理番号 7353-4M 7353-4M 7353-4M	F I 技術表示箇所
	7 3 5 3 – 4 M	7353-4M	HO1L 21/88 F 審査請求 未請求 請求項の数2 (全7頁)
(21)出願番号	特願平4-788		(71)出願人 000000295 沖電気工業株式会社
(22) 出願日	平成4年(1992	:) 1月7日	東京都港区虎ノ門1丁目7番12号 (72)発明者 宮川 康陽
(31)優先権主張番号 (32)優先日	特願平3-2626 平3(1991)1		東京都港区虎ノ門1丁目7番12号 沖電 気工業株式会社内
(33)優先権主張国	日本 (JP)		(74)代理人 弁理士 鈴木 敏明
	•		

(54) 【発明の名称】半導体装置およびそのコンタクトホールの形成方法

(57) 【要約】

【目的】 本発明は、今後実現されるような高集積度の半導体装置に必要な、径 0.5μ m以下の微小コンタクトホールを、既存の i 線ステッパーなどで十分形成できる方法を提供するものである。

【構成】 前述の目的のために、本発明はコンタクトホールの形成に当たり、シリコン酸化膜2上にポリシリコン3を堆積してから、目標のコンタクトホールの径よりも大きい径のレジストパターン4を形成し、それをマスクにして該パターンのホール部に酵出した前記ポリシリコン3をテーパ状にエッチングし、そこをマスクにして前記シリコン酸化膜2をエッチングして、コンタクトホールを形成するようにした。



10

【特許請求の範囲】

【請求項1】 半導体装置のコンタクトホールを形成する方法として、

- (a) 半導体基板上に絶縁膜を形成し、その上に導電材 を堆積する工程と、
- (b) 前記堆積した導電層の上に、コンタクトホール形成のためのマスクパターンを、目標とするコンタクトホールの径よりも大きい径で形成する工程と、
- (c) 前記マスクパターンをマスクにして、該マスクパターンのホール底部に露出した前記導電層をテーパ状に エッチングする工程と、
- (d) 前記テーパ状に形成された導電層と前記マスクパターンとをマスクにして、前記絶縁膜を異方的にエッチングする工程と

を含むことを特徴とするコンタクトホールの形成方法。

【請求項2】 半導体記憶装置のストレージ電極部を形成する方法として、

- (a) 半導体基板上に、トランジスタなど回路素子を形成し、その上に絶縁層と導電層とを1層以上積層する工程と、
- (b) 前記積層した膜の上に、コンタクトホール形成の ためのマスクパターンを、目標とするコンタクトホール の径より大きい径で形成する工程と、
- (c) 前記マスクパターンをマスクにして、前記積層した絶縁層と導電層の上層をテーパ状にエッチングする工程と、
- (d) 前記テーパ状に形成された層をマスクにして、その下の層をエッチングしてコンタクトホールを形成する 工程と、
- (e) 前記までに形成された構造の上に、導電材を堆積 してストレージ電極部形成のためのパターニングを行な い、前記積層した層のうち絶縁層を除去する工程と、
- (f) 前記絶縁層を除去した後に残った前記導電層の上 にキャパシタ膜を形成し、その上にストレージ電極とな る導電層を形成する工程と

を含むことを特徴とする半導体装置の形成方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、半導体装置におけるコンタクトホールの形成方法に関するものであり、より微小なコンタクトホールを現在のホトリソグラフィ装置で形成する方法を提供するとともに、その応用として半導体記憶装置のストレージ電極部の形成方法を提供するものである。

[0002]

【従来の技術】半導体装置の高集積化には、コンタクトホール径の縮小が必要不可欠であり、代表的な半導体記憶装置である4メガビットダイナミックランダムアクセスメモリー(4 M' DRAM)では、0.8μm程度、16 M' DRAMでは0.5μm程度、さらに64 M'

DRAMでは 0.35μ m程度の径のコンタクトホールが要求されている。以下、縮小化の要求が最も厳しいダイナミックランダムアクセスメモリーのビット線コンタクトホールを例に挙げ、それを図2に第1の例として示し、以下順を追って説明する。

【0003】図2(a)半導体基板(図示せず)上にワード線1形成後、その上に形成したシリコン酸化膜2上にレジスト4を塗布する工程、図2(b)レジスト4を縮小投影型露光機(ステッパー)で露光した後、有機溶媒などで現像し、コンタクトホール6部のパターンを形成する工程、図2(c)レジスト4をマスクにシリコン酸化膜2をフルオロカーボンプラズマなどにより、異方的にエッチングしてコンタクトホール6を形成する工程、図2(d)レジスト4をO:プラズマで除去する工程を順次行なうことにより達成される。そして図2

(e) のように、このコンタクトホール 6 にピット線材 をスパッタリングなどで堆積し、パターニングすること によりピット線 5 が形成される。

【0004】ここで、ビット線コンタクトホール径は前 20 記(b)の工程でほぼ決定されるので、微細ビット線コ ンタクトホール形成には、レジストを微小寸法に露光、 現像することが必要不可欠である。つまり、ステッパー の解像度が要求され、ビット線コンタクトホール径と同 程度であることが必要である。

【0005】ステッパーの解像度は、一般に $R=K\lambda$ /NA(R:ステッパーの解像度、 $\lambda:$ 光源の波長、NA:レンズの開口数、K:レジストプロセスにより決定される係数、通常0.8)で表わされるので、 0.5μ m径のレジストパターンを形成するにはNA=0.5程度のi線スパッター($\lambda=365nm$)、またはNA=0.4程度のKrFエキシマレーザーステッパー($\lambda=248nm$)が必要とされている。

【0006】前述したビット線コンタクトホールの形成は、コンタクトホール形成の基本とも言ってよいものであり、その技術の一つの適用例として、導体記憶装置のストレージ電極部の形成方法の従来例を、図3に従来例その2として示し以下に順に説明する。

【0007】図3(a)半導体基板11上に、周知の方法で素子分離膜13を形成し、それで分離された領域に、ゲート酸化膜14、ゲート電極15、ソース、ドレインとなる拡散層12からなるトランジスタなどの回路素子を形成する工程、図3(b)その上に絶縁膜である窒化シリコン16を堆積する工程、図3(c)その上に、絶縁膜であるシリコン酸化(酸化けい素)膜17、導電材のポリシリコン(多結晶けい素)膜18、絶縁膜のシリコン酸化膜19を順次堆積し、コンタクトホール30をパターニング開口する工程、図3(d)その上にポリシリコン膜21を形成し、図3(e)ストレージ電極部となるためのパターニングを行ない、図3(f)前記シリコン酸化膜17、19をふっ化水素水溶液で除去

3

する工程、図3(g)残った櫛状の前記ポリシリコン膜 18、21の上に、キャパシタ膜22を形成して、その 上にストレージ電極となるポリシリコン23を堆積し、 その後セルプレート、ビット線を形成する工程を実施す ることにより半導体記憶装置のストレージ電極部を中心 にした構造が形成される。

【0008】このような構造にすると、ストレージ電極 (ポリシリコン)23の上、下、横面にキャパシタ膜2 2が形成されたものとなり、キャパシタ容量が増加し、 ソフトエラー耐性のある半導体記憶装置が実現できる。 【0009】

【発明が解決しようとする課題】しかし、以上述べた方法のうちi線ステッパーを使用する方法では、例えば64M'DRAMで必要とされる0.35 μ m径程度のレジストパターンを形成することができないので、微細ピット線コンタクトホールおよびストレージ電極部を製作できないという問題点がある。

【0010】また、krFエキシマレーザーステッパーではNA=0.55程度のレンズを用いることにより 0.35 μ m径程度のパターンを形成することが可能だ 20 が、(a) krFエキシマレーザーの寿命が10°ショット程度と短いので量産には不向きなこと、(b) krFエキシマレーザーステッパーの位置合わせ精度が t0.3 μ mとコンタクトホール径と同程度なので、パターンずれの危険性が高いといった問題点があり実用上満足できるものではない。

【0011】(c)また近来、位相差露光法が提案されているが、まだ実用性に問題が多い。

【0012】この発明は、前述の問題点を解決し、例えば16M¹ DRAM以降の半導体記憶装置で必要とされ 30 る0.5μm径以下のコンタクトホールを、前述の既存製造装置で容易に形成でき、従って高精度の半導体記憶装置を提供することを目的とする。

[0013]

【課題を解決するための手段】この発明は、前述の目的達成のため、コンタクトホール形成方法において、絶縁膜であるシリコン酸化膜上に導電材であるポリシリコンを堆積してから、目標とするコンタクトホール径よりも大きな寸法の径をもつレジストパターンを形成し、このレジストをマスクとしてポリシリコンをテーパー状にエリッチングし、かつシリコン酸化膜を異方的にエッチングする条件でコンタクトホールのエッチングを行なうようにしたものである。また、その技術を応用して半導体記憶装置のストレージ電極部を形成するようにしたものである。

[0014]

【作用】本発明は前述のように、目標のコンタクトホールの径より大きい径のレジストパターンで目標のコンタクトホールを形成できるようにしたので、既存の i 線ステッパーなどで十分微小なコンタクトホールを形成で

50

き、従って半導体記憶装置の集積度も向上する。 【0015】

【実施例】図1はこの発明の基本とも言える第1の実施 例を示す工程断面図であり、以下順に説明する。

【0016】図1(a)従来同様、まずワード線1形成後、その上に形成した絶縁膜であるシリコン酸化膜2上に導電材であるポリシリコン3を堆積する。

【0017】図1(b)その上にレジスト4を塗布し、 露光および現像して、コンタクトホール部6をパターニ 10 ングする。

【0018】図1(c)次に、コンタクトホール部6内のポリシリコン3をテーパ状にエッチングする。なお、このテーパ状になる条件は後述する。

【0019】図1(d)次いで、前記レジスト4とテーパ状にしたポリシリコン3をマスクにして、シリコン酸化膜2を異方的にエッチングして、コンタクトホール6を形成する。

【0020】図1(e)そして、レジスト4をD.プラズマなどで除去し、図1(f)ビット線材をスパッタリングなどで堆積し、パターニングしてビット線5を形成する。

【0021】なお、前記(c)および(d)の工程はフルオロカーポンプラズマを用いた同一エッチング条件で連続的に実行される。

【0022】前記(a) 工程で堆積するポリシリコン膜 厚d, および(b) 工程でのレジストパターン寸法 l, は、図1(d) に示す目標とするピット線コンタクトホール径 l, と(c) および(d) 工程でのエッチング条件に依存する。

[0023] 例えば1, $=0.35\mu$ mにしたいとき、平行平板型のプラズマエッチング装置で、エッチングガスA r / C H F, / C F, =800/20/20 SCCM、高周波電源周波数 380 kHz 、高周波電源電力 750 W、電極間隔 9 mm、上部電極冷媒温度 20 $\mathbb C$ 、下部電極冷媒温度 20 $\mathbb C$ とすると、ポリシリコン 30 $\mathbb C$ $\mathbb C$ の関係式 1 $\mathbb C$ $\mathbb C$ となるので、1 $\mathbb C$ $\mathbb C$

10

ち、既存のi線ステッパーなどで十分形成できる範囲の 設定である。

【0025】本実施例ではポリシリコン3を堆積した後に前記(b)以降の一連の工程を実行しているが、ポリシリコン3にリン(P)などの不純物をドーピングした後に(b)以降の一連の工程を実行しても同様の効果を実現することが可能であり、本発明の範囲から除外するものではない。また本願発明をダイナミックランダムアクセスメモリー以外のICにも適応できることは言うまでもない。

【0026】以上述べたコンタクトホール形成方法の考えを、半導体記憶装置のストレージ電極部の形成に適用 した実施例が図4ないし図5に示す第2の実施例であ り、以下、まずその工程を順に説明する。

【0027】図4(a)まず、従来同様、半導体基板11上に素子分離膜13を形成し、ゲート酸化膜14、ゲート電極15、ソース、ドレイン拡散層12などを形成する。

【0028】図4(b)次に、その上にこれも従来同様、シリコン窒化膜16を堆積する。

【0029】図4(c) そしてさらに従来同様、シリコン酸化膜17、ポリシリコン膜18、シリコン酸化膜19を順次堆積、積層する。

【0030】図4(d)次いでその上に、レジスト20を塗布し、コンタクトホール形成のためのパターニング31を行なう。このときのコンタクトホールパターン31の径を、図示の通り1、とする。これは後述するように目標のコンタクトホールの径より大きい。

【0031】図4(e)そのパターン31をマスクにして、前記積層した最上層のシリコン酸化膜19をエッチ 30ングし、次いでその下のポリシリコン膜18をテーパ状にエッチングする。その条件は第1の実施例で説明した条件と同様であるが、後述もする。その後、そのテーパ状に形成されたポリシリコン膜18をマスクにして、その下層のシリコン酸化膜17、シリコン窒化膜16をエッチングしてコンタクトホール32を形成する。その後前記レジスト20を除去する。

【0032】図4(f)次いで、その上の全面にポリシリコン21を堆積する。

【0033】図5(g) そして、ストレージ電極部のパ 40 ターニングを図のように従来同様行なう。

【0034】図5(h)次いで、そのストレージ電極部の前記積層したシリコン酸化膜17、19をシリコン窒化膜16を保護膜としてふっ化水素水溶液で除去する。

【0035】図5(i)前記シリコン酸化膜17、19除去で残ったポリシリコン膜18、19の上に従来同様キャパシタ膜22を形成する。

【0036】図5(j)そしてこれも従来同様、前記まで形成されたキャパシタ膜の上にストレージ電極となるポリシリコン23を形成し、セルブレートなどを形成

し、ストレージ電極部の形成を完了する。

【0038】従って、例えば64M DRAMで要求される1, =0. 35μ mを目標とした場合、第1の実施例で説明した通り所定の条件でエッチングすると種々のテーパ角を得られる。その説明にもある通り、テーパ角のを45 にするには、上式からd, =0. 13μ mのとき1, =0. 61μ mでよいことになる。これは既存の1線ステッパーなどでレジストパターンが十分できる値である。また、1線ステッパーの位置合わせ精度の点から、d, の値を決定することも可能であり、その精度を0. 15μ mとすると、d, =0. 15μ mとすることにより1線ステッパーの位置合わせずれを吸収することができる。

 $[0\ 0\ 3\ 9]$ さらに例えば $2\ 5\ 6\ M$ DRAMで要求される], =0. $2\ 5\ \mu$ m目標とした場合にも、前記同様の条件で $d_1=0$. $1\ 8\ \mu$ mのとき、 $1_1\ge 0$. $6\ 1\ \mu$ mとなり、やはり i 線ステッパーなどで十分パターン形成が可能である。

【0040】また、1, =0. 35μ mを目標とした場合、第1の実施例で説明した2番目の条件でエッチングするとテーパ角 θ が55°となるので、d, =0. 18μ mのとき1, ≥ 0 . 6μ mとなり、やはり既存のi線ステッパーなどで十分パターン形成ができる。前記同様のi線ステッパーの位置合わせずれのことを考えると、その位値合わせ精度を0. 15μ mとすると、d, =0. 21μ mとすることによりその位置合わせずれを吸収できる。

[0041] 前記条件で $i_1 = 0$. 25μ mを目標とした場合も、 $d_1 = 0$. 25μ mのとき、 $l_1 \ge 0$. 6μ mとなり、これも十分既存の i 線ステッパーでパターン形成できる値である。

[0042]以上説明したように、本実施例によれば目標とする径のコンタクトホールを単に異方的に形成する場合に比べて、ストレージ電極の容量が増加するので、よりソフトエラー耐性のある半導体記憶装置が得られる。

【0043】以上説明したテーパ角をつけるエッチングは、他の条件でもできることは言うまでもない。例えば、ポリシリコン膜の厚さ d1(図4では18)を変化させることにより、コンタクトホール径11~ \leq 0.35 μ mを、コンタクトホールレジストパターン寸法11~ \leq 500.6 μ mで実現できるので、本発明の範囲からこれを

除外するものではない。

【0044】また、本実施例ではテーパ上にエッチングするポリシリコン膜は1層としたが、これは2層以上あっても同様の効果を得られるし、その全部の層をテーパ状にしなくても同様であることは無論であり、これも本発明の範囲から除外するものではない。

[0045]

【発明の効果】以上詳細に説明したようにこの発明によれば、シリコン酸化膜上にポリシリコンを堆積した後、目標とするコンタクトホール径より大きな径のレジスト 10パターンを形成し、このレジストをマスクとしてポリシリコンをテーパ状にエッチングし、かつシリコン酸化膜を異方的にエッチングする条件でコンタクトホールをエッチングするようにしたので、ポリシリコン膜厚とエッチング条件を組合わせることにより、64M DRAMなどの半導体記憶装置で要求されるハーフミクロン以下の径をもつコンタクトホールを既存のi線ステッパーなどを利用して形成することができる。

【0046】これにより、krFエキシマレーザーステ

ッパーなどに付随する実用上の問題点を解決して実用性 の高い線コンタクトホール形成プロセスを確立すること ができる。

【0047】従って、既存のプロセスで、より高密度の 半導体装置を製造できる。

【図面の簡単な説明】

【図1】本発明の第1の実施例

【図2】従来例その1

【図3】従来例その2

【図4】本発明の第2の実施例(その1)

【図5】本発明の第2の実施例(その2)

【符号の説明】

1 ワード線

2 シリコン酸化膜


3 ポリシリコン

4 レジスト


5 ビット線


6 コンタクトホール

【図1】



1: ワード機 2: シリコン酸化機 3: ポリシリコン 4: レジスト 5: ピット線 6: コンタクトホール 【図2】





[図5]

